《IBM 垂直堆叠晶体管：摩尔定律还能延长十年吗》

导语

这篇文章报道 IBM 的“纳米堆栈”原型芯片：它不再只靠继续缩小晶体管，而是把晶体管垂直堆成两层，以提高密度和能效。作者一边呈现 IBM 对这一技术的乐观判断，一边通过外部专家解释它与其他三维芯片路线的区别，以及未来量产必须跨过的制造缺陷和温度限制。

1. 从缩小晶体管转向“向上建造”

• IBM 发布的 0.7 纳米原型芯片，在指甲大小的面积上集成约 1000 亿个晶体管，密度是 IBM 2021 年前沿技术的两倍。文章开头就把它放进摩尔定律的延续问题中：过去半个多世纪，芯片性能提升主要靠把更多晶体管塞进同一块芯片。
• 传统路径是缩小晶体管，但过去十五年晶体管已经逼近量子力学会干扰功能的尺度，大约只有几十纳米，继续缩小变得越来越难。因此行业开始借鉴城市规划的思路：地面不够，就向上建造。
• IBM 这次公布的新架构叫 nanostack（纳米堆栈），把晶体管垂直堆在硅片上的两层。IBM 研究主管 Jay Gambetta 说这不是小幅改进，而是有意义的跃迁；他预计十年内，纳米堆栈芯片会广泛用于数据中心，帮助数据中心管理能耗。

2. IBM 宣称的收益：更高密度、更快、更省电

• 与 IBM 上一代前沿架构相比，新方法据称可以在同一时间内完成最多 50% 更多工作，并提升最高 70% 的能效。TechInsights 副主席 Dan Hutcheson 称它具有转型意义，认为这会把行业路线图再延长 10 到 15 年。
• IBM 把纳米堆栈定位成一种通用晶体管布局方式，自己不会独立制造所有实际芯片，而会与半导体制造商合作。IBM 全球半导体研发副总裁 Huiming Bu 说，他预期会与芯片设计者讨论如何在不同芯片中使用这项技术，包括图形处理器和中央处理器。

3. 像蛋糕一样逐层制造的芯片

3.1 两层晶体管如何堆起来

• 工程师先在一层硅上制造晶体管，再把另一层硅放到这些器件上方，在上面直接制造第二层晶体管，最后建立两层之间的电连接。伊利诺伊大学厄巴纳-香槟分校材料科学与工程教授 Qing Cao 解释，这种把两类晶体管垂直结合的做法叫互补场效应晶体管，也就是 CFET（互补场效应晶体管）。
• IBM 不是唯一追逐这条路线的公司。Intel、Samsung、TSMC 以及比利时研究机构 Imec 都在研究 CFET。IBM 声称自己的区别在于第二层晶体管没有直接坐在第一层晶体管上，而是错位排列，这可以简化布线并带来其他优势。

3.2 它不同于把两块芯片粘在一起

• Cao 对比说，IBM 的纳米堆栈不同于 AMD 的 3D V-Cache 和华为即将推出的 LogicFolding。这些路线通常是在两层芯片上分别制造晶体管，再把两层结合起来；IBM 的路线是在同一制造过程中逐层叠加，因此层与层之间可以更精确对齐。
• 对齐精度很重要，因为晶体管极小，微小偏差都会影响性能。纳米堆栈还建立在 nanosheet（纳米片）技术之上：从 2022 年左右开始，纳米片已经用于制造当前前沿晶体管。在 IBM 的纳米堆栈中，电子流动的通道由三片各 15 个原子厚、彼此相距 9 纳米的纳米片组成。

4. “0.7 纳米”是代际名称，不是物理尺寸

• 每一代芯片都会有一个名称，IBM 把纳米堆栈称为“亚纳米”或“0.7 纳米”节点，沿用行业把每一代命名成更小长度的传统。但 Cao 提醒，0.7 纳米是营销术语，不对应芯片的真实物理特征；晶体管之间的距离已经在约 40 纳米附近停留很久。
• 这一区分很关键：文章不是说 IBM 已经把某个真实结构缩到 0.7 纳米，而是说行业正在用新的堆叠方式延续密度提升的叙事。这也呼应文章开头的主线：从“缩小”转向“垂直堆叠”。

5. 量产挑战：错误率和热预算

5.1 多一层也意味着多一层失败风险

• Huiming Bu 暗示，未来芯片制造商可以继续增加层数来提高晶体管密度。但 Cao 指出，制造过程会引入错误，导致一部分芯片刚造出来就是坏的。两层芯片的问题在于，只要上层或下层任一层失败，整块芯片就会失败，因此良率下降会带来更高成本。

5.2 热预算限制了如何继续堆叠

• 第二个核心挑战是 Cao 所说的 thermal budget（热预算）：工程师必须在不熔化下层连接的前提下制造上层结构，制造过程通常需要控制在 400°C 以下。IBM 已经找到足够低温制造第二层的方法，但没有公开细节。
• 学界也在尝试不同路线。Cao 的团队展示过一种低于 200°C 的逐层堆叠方法，使用 junctionless transistor（无结晶体管），避开通常需要高温的 doping（掺杂）步骤。Cao 认为，从热管理角度看，这条路线可能更容易扩展到多层，不过目前还只是原理验证。

6. 真正意义在于“前沿产线上的整片晶圆演示”

• Cao 最后认为 IBM 的工作具有转型意义，不只是因为它提出了一个概念，而是因为它在前沿制造线上、以整片晶圆方式展示了如何堆叠晶体管。换句话说，文章的落点不是“实验室里又做出一个漂亮结构”，而是这条路线已经足够接近产业化讨论。
• 他仍然保留一个开放问题：这项技术的 killer application（杀手级应用）会是什么？数据中心能效、图形处理器、中央处理器都可能受益，但最终能否变成主流，还取决于制造良率、低温工艺、多层扩展和芯片设计者愿不愿意围绕它重写路线图。

思想框架

文章先从摩尔定律的传统路径讲起：半个多世纪里，芯片进步依靠缩小晶体管，但过去十五年晶体管已经逼近量子尺度限制。IBM 的纳米堆栈因此被放在“向上建造”的新范式中理解，它通过两层晶体管、CFET、纳米片通道和更精确的层间对齐，把密度提升从平面缩放转向垂直叠加。文章中段用 Intel、Samsung、TSMC、Imec、AMD 和华为等参照物说明这不是孤立技术，而是整个行业的三维化趋势。最后，Cao 的评论把乐观拉回制造现实：0.7 纳米是命名，真正难题是良率、热预算、400°C 甚至 200°C 以下工艺，以及哪类应用能成为推动量产的理由。